摩臣2地址
您所在位置:首页 >> 摩臣2地址
台积电2纳米制程技术问世功耗降低30%或2025年量产
时间:2022-06-18 13:15:05点击量:6次


  台积电2纳米制程技术问世功耗降低30%或2025年量产台湾《联合报》台积电于美国当地时间16日举办2022年北美技术论坛,首度推出采用纳米片晶体管之下一世代先进2纳米(N2)制程技术,以及支援N3与N3E制程的独特TSMC FINFLEX技术,外界推测其将成为全球第1家率先提供2纳米制程代工服务的晶圆厂。

  台积电在北美技术论坛揭示以下主要技术焦点:支援N3及N3E的TSMC FINFLEX技术。这项技术平台,除了涵盖台积电即将于今年下半年量产的3纳米(N3)技术,并将搭配创新的 TSMC FINFLEX架构。

  台积电称 FINFLEX 扩展了 3nm 系列半导体技术的产品性能、功率效率和密度范围,允许芯片设计人员使用相同的设计工具集为同一芯片上的每个关键功能块选择*佳选项。

  台积电表示,FINFLEX架构能够精准协助客户完成符合其需求的系统单晶片设计,各功能区块采用*优化的鳍结构,支援所需的效能、功耗与面积,同时整合至相同的芯片上。

  而在 N2 方面,台积电称这是其**个使用环绕栅极晶体管 (GAAFET) 的节点,而非现在的 FinFET(鳍式场效应晶体管)。新的制造工艺将提供全面的性能和功率优势。在相同功耗下,2纳米的速度增快10~15%,或在相同速度下,功耗降低25~30%,开启了高效效能的新纪元。

  N2 工艺带来了两项重要的创新:纳米片晶体管(台积电称之为 GAAFET)和 backside power rail。GAA 纳米片晶体管的通道在所有四个侧面都被栅极包围,从而减少了泄漏;此外,它们的通道可以加宽以增加驱动电流并提高性能,也可以缩小以*大限度地降低功耗和成本。为了给这些纳米片晶体管提供足够的功率,台积电的 N2 使用 backside power rail,台积电认为这是在 back-end-of-line (BEOL) 中对抗电阻的*佳解决方案之一。台积电将 N2 工艺定位于各种移动 SoC、高性能 CPU 和 GPU。具体表现如何,还需要等到后续测试出炉才能得知。

  除台积电外,三星和英特尔也在布局2纳米芯片制造。其中,三星芯片代工业务的高管曾在去年10月透露,该公司有望在2025 年下半年使用其2纳米制造工艺量产芯片。英特尔则在今年4月透露,预计下一代Intel 18A制程(相当于1.8纳米)将提前在2024年下半年投产。